电子硬件工程师论坛 硬件工程师——到底要不要继续坚持

硬件工程师——到底要不要继续坚持

从事硬件工程师这些年，发现身边大多数硬件人的一个通病：站在门外看着门内的世界充满好奇，充满向往；进入门内又充满了疑惑，迷茫，找不到方向。硬件工程师的未来发展到底如何呢？门外的人想要进来一探究竟，门内的人困惑要不要转岗，转行。陆妹给大家整理了三个“过来人”的小故事，分享出来，看完或许你就能回答心里的疑惑了！

分享1 ——林工

本人从事过一段时间硬件工作——板级设计工程师，抛砖引玉从非技术角度说一下自己看法。电子信息行业已经是一个高度成熟的产业，现阶段的市场发展趋势，对硬件工程师新人来说的确是不容乐观。

1、硬件工程师沦为“裱糊匠”。 很多知友将这个现象归纳为器件性能提升和原厂参考设计的完善，所以硬件工程师变成了高级抄板工。

在这里不妨设想一下，在20年前，一个刚走出校园的硬件菜鸟A需要搭建一个8031+RS232串口通信的最小系统需要做哪些工作？器件选型需要在代理商字典一样厚的选型手册里研读半天，联系代理或原厂提供规格书数据手册，光得到一个datasheet就得花上半周时间。

从教材或各种文献中找出板级系统的搭建和调试方法，为昂贵的编程器费用审批不能通过而发愁。 制作样板时没有方便的EDA软件和打样服务，花上大半周时间把电路才能调通。知乎上还有前辈分享过经典案例，某原厂芯片编程指南全国只有一本，需要长途出差跑去对方办公室，求爷爷告奶奶才能阅读复印。20年前，哪怕是做一个8031+RS232的小系统，都可能花上大半个月的时间。

这种事情放在今天是不能想像的，淘宝上有现成的最小系统，有成套低价出售的设计资料，深圳有各种24小时出货的快板厂，20年过来了，做同样的一个功能系统，可能只需要1天就实现了。 随便比划两下就能用，极少出现点不亮或完全用不了的情况。放在20年前，可能就会因为复位电路设计不当、锁存器速度过慢这样的问题浪费数天的调试时间。在这种情况下，硬件工程师的价值在于他们的信息积累，充足调试经验能帮助系统定义设计过程节约大量的时间成本。

今天的老板并不会因为他的工程师能阅读原厂datasheet，知道M厂器件性能比P厂优秀而给他多付工资，这些是硬件工程师的“基本职业素质”。然而我们日常工作又有相当一部分时间花在这些事情上，进行创造性工作的精力少了。 信息的加速流动和透明化将硬件工程师从效率极低的信息收集过程中解放了出来，半导体器件集成化则逐步剥夺了板级工程师对硬件系统定义职能。

2、研发价值分化使硬件工程师失去主动权。 不妨再回到20年前，A的东家接到了某大国企邀约，希望在这套8031+RS232的基础上为生产线设计一套温度监控系统。然而A的方案在现场总是被机电设备干扰重启，竞争对手的硬件老鸟B得知后，拿出来一套现成的RS485方案，把A家打下阵来。

如今，原厂拿出的大量设计资料和参考指南，任何人都可以免费查阅， 诸如「RS485比RS232稳定」这样的知识差距被无意抹平，信息高度透明时，大量满足普通消费需求的经典设计无需被重复创造。我们常说「抄抄改改就能出产品」，这是一件不好的事情吗？抄demo就能出产品，意味整个产业的生产力已经处于相当高的水平，不用为买不到器件找不到配套厂家加工而发愁。但是从硬件工程师的个人发展来说，却是很不利的情况。

更要命的是，今天普通硬件工程师面临的是产业链上游的降维打击。 工业4.0、智能家居、可穿戴这样的产业概念层出不穷，技术信息极大丰富剥夺了普通硬件工程师参与创新的机会，更没有参与定义技术标准的资格。个人化的创新性的工作不推广不定义则不可能创造大的效益。

而产业概念的定义权力却往往掌握在细分方向的巨头手上，他们本身掌握甚至把控业界趋势而将竞争优势和利润最大化，小企业只能作为追随者参与其中。 各种厂家为什么乐意分享自己的技术见解和系统设计呢？技术本身很值钱，但对于面向普通消费者大量生产的廉价产品来说，只有保证自身在技术体系里的话话权，才能保证钱能稳稳当当落到口袋里。

3、从业群体分层和封闭化。 这问题下有不少知友都觉得高端职位少，硬件工程师难以在技术上有纵向深入发展，培养成本高昂。关键问题在于，电子信息行业尖端技术发展短时间内无法造福整个行业群体。

举个例子，测量方案T公司参与定制了80G高速总线的标准，在行业应用非常成功，那么下一代100G标准很有可能也是T公司参与牵头。T的大客户Z公司硬件工程师在设计板卡时遇到困难，会首先寻求T公司帮忙。久而久之，T和Z间的技术人员流动会变得平滑。然而T和Z在高速总线上积累的技术经验对用普通MCU进行应用设计的A和B毫无帮助，T和Z也不会考虑招聘A B作为硬件研发。

这个问题下说硬件工程师发展差和说硬件工程师发展好的观点各成一派，几乎谁也说服不了谁，也许这就是硬件行业的大发展产生技术壁垒的体现。 能赚钱的知识和技术并不能改造不赚钱的细分方向。技术壁垒让整个行业的从业人员分层加剧，并加重了上下流动的成本。

如何跳出这个怪圈？这个问题下知友提到硬件工程师的价值在于定义产品的能力，既然一味钻深，纵向走不通，我们可以走横向发展。但我认为这依然无法打破硬件工程师职业发展的城墙。

分享2——王工

作为从业多年的硬件人，我觉得这二十年，硬件工程师的就业环境是出现了天翻地覆的变化的，变化就是门槛不断降低，到如今，网上的资料已经丰富到随便下载点开发板来源资料包，就能够入门的地步，这在20年前是不可想象的。

门槛降低是一方面，但是随着高速数字器件和安规标准的不停发展，硬件工程师之间的差距正在不断拉开，以至于到了出现阶级壁垒的程度。

你拿着开发板资料，搭一个stm32的最小系统有没有问题？当然没问题。但是让你布一个高频十层板你行不行？整改EMC行不行？射频天线设计行不行？硬件工程师的工作变得越来越专业化，就业经历成为提升薪资最重要的东西。你如果一毕业就进大厂搞ic设计，或者基带，或者高速fpga，或者emc实验室等等，做个几年跳个槽，收入不可能低，但是如果进小公司还是弄低端电子产品，那可见未来提升空间狭小。

硬件设计已经变成极度依赖资源的行业 ，你如果能接触到先进的实验室，凭着从业经验都能拿上一份高薪。这就是硬件和软件区别最大的地方，软件的学习资源都是开源的，github要什么有什么，学习成本低，只要努力，进互联网这个行业不难。但是硬件工程师的阶层差距正在不断拉开，变成吃经验的行业，诚然你能设计基本的电路就基本饿不死了，但想拿高薪，没有高端行业从业经历是不行的。

所以我个人觉得，如果你已经能够接触到高规格的硬件设计工作，那么继续做下去肯定是好的，如果你还在低端行业打滚，我建议做硬件的同时也学软件。 两个都会，那你就有自己独立做产品的能力，至少就业面能扩展很多，甚至有机会还能出来创业，毕竟现在量产电子产品的成本也越来越低了，打板贴片都网上一条龙可以解决，解决外壳问题就能拿出来卖了，不失为一条可行的创业路径。

分享3——鲁工

从2个方面分析：

第一个是你本身情况出发，硬件类（ FPGA DSP PCB layout等）、算法类。

本身基础情况如何？问题不在于你反感不反感，而是你能否坚持下去或学习的过程中是否顺利。是，没错，我们这些年轻人是应该受点苦，是该做一些恒久的事情。可如果我们在这个过程能轻松的话，为什么不让自己轻松点呢？兴趣固然重要，在我看来，基础也同样重要，不仅仅是一个学习的过程和时间长短的问题，还牵扯到以后你成果的多少和质量（研究生特别看重这个）

第二个我们谈谈关于你感兴趣的东西——硬件类。 其实你这个情况~算不上纯硬件，有点带软件的意思在里面，因为毕竟咱们自己layout出来的PCB有可能还是需要自己去做一些驱动程序和一些板子的功能调试，还是要自己coding~

电子开发多好玩，电子设计多有意思。（跟TM吸毒一样上瘾又费钱）看到自己做的板子，自己做的电路，写上自己的程序，解决了一些项目的问题~摸得着的那种，多有意思！

这么说吧，硬件这一块入门易，提升难，需要耗费时间金钱人力，特别吃经验。 想站在金字塔的上层可能就更难了~和会计有一点像，越老越吃香。

没有几年的项目经验积累吃不下来，注意，我这里的项目经验指的是对高速信号PCB layout、多层板、EMC、开关电源、FPGA等等，太多太多需要考虑的了~而不是简简单单的写几个单片机程序（这类的工程师培养起来不是很费事）

没有哪个专业是好的，没有哪个专业是不好的，适合自己的才是最好的。（兴趣主宰）

如果你真的喜欢搞电子搞嵌入式搞硬件开发，那就入坑吧（我和你一起挖坑一起跳）反正我是没有退路了~hhh

最后：如果能行的话，还是选去做2吧~在读的时候论文专利都相对于要好出一些，对你研究生生涯肯定是很好的，国内环境2比1要的多~并且近年人工智能、大数据又重新带动了掀起了计算机技术之风~站在风口上的专业肯定是没得说的。

而硬件这一块，国家的政策以及行业的问题导致发展速度远远没有人工智能、深度学习、大数据快（这是我们不愿意承认但是存在的一个事实）。

拿一份bat offer比什么都来得痛快！ 并且平台好，职业生涯发展速度快！当然做软件这一块后面也有一些弊端，可能也需要转型一直做研发也是不现实的！这都是后话了。

这十个运放的坑把电子工程师“坑惨了”

01

运放十坑之轨到轨

运放输出电压到不了电源轨的这种明坑踩了后，我选择了轨到轨的运放，哈哈，这样运放终于可以输出到电源轨了。高兴的背后是一个隐蔽大坑等着我：

看看我常用的某公司对轨到轨运放产品的介绍：“高速（>50MHz)）轨到轨运算放大器支持以更低的电源电压、更接近供电轨的摆幅和更宽的动态范围工作。”看到没有：

“以更低的电源电压、更接近供电轨的摆幅和更宽的动态范围工作。”

“更接近供电轨的摆幅”

“更接近”

“接近”

......

看一个轨到轨运放的手册：

输出电压的确是到不了电源的5V，Why？

运放的输出级可以简化为下面这种的结构形式：

由于MOS管有导通电阻，当流过电流时，导致了电压降，因此，当负载越大时，导通压降越大，输出电压越不能达到轨。

所以说，轨到轨运放不是完全的可以使输出到达电源值，要使用的时候，还需要看负载和温度（影响导通电阻阻值）的关系来决定输出能达到多大电压。

02

运放十坑之不可忽略的输入偏置电流

设计了一个分压电路，理论上输入1V，输出2V，可是一测，总是多了近6，7百个mV。这要是进12位3V量程ADC，可是要吃掉600多个码。点解？

原来运放正向输入端和反向输入端由于TVS漏电流和管子输入偏置电流，导致了两个输入端存在输入偏置电流（而且由于没有任何一个器件和另外一个器件一模一样，这两者输入偏置电流还不尽相同）；这两个偏置电流会与外部电阻一起形成偏置电压后，输出到后端，形成误差。如果你不巧选择了一个基于BJT设计的运放，它具有较大的输入偏置电流，就会造成很大的后级误差。如下图这种运放，真是“岂止于大，简直是莽”。

下面假设，两个输入端的输入偏置电流相同。

对于，正向输入端来说，Ib+带来偏置电压几乎等于0，而对于反向输入端来说，Ib-带来的偏置电压等于350mV（计算时，假设Vout接地，相当于R1//R2）。因此，需要的是在正向输入端增加一个电阻，来补偿反向输入端带来的误差。

正如前文所述，正反相输入偏置电流不尽相同，补偿只能减小失调电压，而正反相输入偏置电流差也称为失调电流。在进行高精度或小信号采样时，可以选用低失调电流运放，因为加入补偿电阻，也代入了一个新的噪声源，要慎重加入。

偏置电流是运放的主要误差之一，在之后的坑中，还会介绍一些影响后级的误差源。

03

运放十坑之快速下降的PSRR

当我是个菜鸟工程师的时候，做运放设计从来不考虑PSRR，当听说过PSRR之后，每次选运放都会在成本控制基础上选择一个有较高PSRR的运放。

比如这款运放PSRR达到了160dB：

根据计算公式：

即使电源电压在4.5V-5.5V区间内发生变化，电源对运放输出的影响只有10nV。

很可惜，这个指标是指电源电压的直流变化，而不包括电源电压交流的变化（如纹波），在交流情况下，这个指标会发生非常大的恶化。Spec.里面提到的只是直流变化，交流变化在后面图示里面，一般情况下，非资深工程师对待图示都是滑滑地翻过去。

如果运放电路使用了开关电源，又没有把去耦、滤波做得很好的话，后级输入精度会受到极大的影响。来看，同一款运放的交流PSRR。

对于500kHz开关频率的纹波，PSRR+恶化到只有50dB，假设纹波大小为100mV，那么对于后级的影响恶化会达到0.3mV。对于很多小信号采集的应用来说，这个误差是不可接受的。因此，有些应用场景甚至会在运放电源入口做一个低通滤波（请注意电阻功耗和电阻热噪声）。

04

运放十坑之乱加的补偿电容

以前有个“老工程师”对我说，反馈电路加个电容，电路就不会震荡。一看到“震荡”这么高大上的词语，我当场就懵逼了，以后所有的电路都并一个小电容，这样才professional。

直到一天，我要放大一个100kHz（运气很好，频率还没有太高，不然电压反馈运放都没法玩）的信号，也是按照经验并上一个电容，然后,信号再也没有正常。因为，并上了这个电容反馈阻抗对于100kHz的信号变成了只有不到200Ω，导致放大系数变化。

然，这还不是关键，问题在于：真的需要一个补偿电容吗？

首先，运放内部存在一个极点（把它想成就是RC低通造成的），它会造成相位的改变，最大到-90°：

如果再增加一个极点呢，它又会再次对相位进行改变，最大还可以增加到90°：

这样相位就到了-180°，这有什么问题呢？那就是“震荡”。看一下电压负反馈运放的增益：

当某些频率点上的环路增益Aβ等于1，而相位为-180°的时候，这时，Vout/Vin会变成无穷大，电路就不稳定了。因此，当外部增加一个零点时，运放就会在某些频率点进入震荡，比如引脚上的分布电容，如下图：

这时，我们并上一个电容，相当于人为引入一个零点，把拉下去的相位，拉上来，但是，这个分布电容一般很小，使得它环路增益Aβ等于1的位置非常远，在这么远的频点上，运放早就不能正常工作了。而看手册这个运放自身在100k的时候，相位余量相当的高，超过了90°，完全不需要增加额外的补偿电容。

因此，对于具体情况，要具体分析，不能被“老工程师”带着跑了。

05

运放十坑之被冤枉的共模输入范围

以前遇到过一个问题，前级运放放大后，再由运放跟随进ADC，进ADC的信号是0.3V-1.5V。感觉是个很简单的电路，但是后面实测这颗工作电压为单电源5V的运放，有部分板卡在输出1.5V左右的时候，它的输出值并没有完全跟随到输入值，而低于比1.5V的信号，跟随都没问题，但是一旦接近就不对。

当然，这个问题就上了硬件组的会议，最后讨论的结果是：“这个运放有问题，我们要找厂商嚎盘，但是我们是xx企业，别个又不得理我们，这样吧，我们换一个其它公司的运放”。不幸的是，我们冤枉了一颗运放，并且没有找到问题原因，幸运的是，在没有完全弄清原理的前提下，我们碰巧选到了一颗可以正常工作的运放。

来看下这款运放的一个指标，运放共模输入范围：

运放共模输入范围是运放输入电压的一个区间，它表征的是运放能够线性工作的区间，即输入电压共模值在这个区间内，当输入电压发生变化时，输出电压能够线性的发生变化。

对于跟随电路，由于存在负反馈，基本上可认为正相输入端电压和负相输入端电压是同一个值，而这颗运放在5V供电时，它的共模输入范围是-0.1V至1.5V。因此，当输入电压在1.5V左右的时候，运放就存在不能正常线性跟随的情况。

为什么不能跟随呢？来看一个三极管放大电路，它也是运放的组成部分之一，来进行举例说明。

当输入的Vb发生变化时，Ie就会随着Vb发生相应的变化，从而引起Vc的变化，这就是跟随。若Vb继续增大到，使得Vc=Vcc-Ie x Rc计算值为负数的时候，而实际上Ie x Rc并不能超过Vcc，这时放大电路达到饱和甚至电流反相，导致输出电压固定或削峰或反向等。

06

运放十坑之不可忽略的压摆率

做1pps驱动电路，要求上升沿≤5ns，FPGA输出的信号用运放跟随增强驱动后，发现上升沿达不到要求。为什么呢？因为没有考虑到一个重要的指标，压摆率。压摆率是指：输入为阶跃信号时，闭环放大器的输出电压时间变化率的平均值。即输入一个理想的阶跃信号，输出会是一个带斜率信号，这个信号的爬升速率就是压摆率。

看一下这个运放的压摆率：

根本达不到要求啊，5ns只能爬升20mV，所以，上升沿根本达不到设计需求。怎么办呢？后期飞线增加了一个脉冲增强电路。

脉冲增强电路C4和R4，相当于一个微分电路C4和RL（当C x RL远小于压摆率时间）加一个直流电阻R4，使得负载RL上的信号边沿变得更加陡峭。分析一下：

a.电容C4与RL形成分压电路，根据下图的计算公式，C4上电压的变化率等于RL上的电压值。

b.那么假设电容电压变化率在0-τ范围内是几乎不变化的，那么负载RL上面的电压也是几乎不变的，一旦电容开始充电（电压发生变化），负载RL的电压就上升到顶点。记为波形1，如下图。

c.然后在电容充电结束后开始下落，为了解决没有变化率就没有电压的问题，增加一个直流电阻R4维持波形，它是一个直通波形，也就是原始波形，记为波形2。

d.两个波形合在一起后，由于波形1，波形2的上升沿得到极大增强，从而使得合成波形上升沿得以改善。

07

运放十坑之被遗忘的反馈电阻

为了扩大外部驱动能力，一般会在最后一级增加一个跟随电路，选择电流反馈运放-CFA增加运放的输出带宽。好简单哦，可惜你就是调不出来。还是先看图吧。好简单哦，可惜你就是调不出来。还是先看图吧。

什么电源轨、共模输入范围、增益积带宽、带载能力、压摆率。我全都考虑了啊，还是不对呢？

因为，CFA和VFA（电压反馈运放）不一样，读书时学的运放，基本上老师都是拿VFA进行举例和讲解。下图是CFA运放的模型：

它与VFA区别是，输入端不再是两个都虚断，反相输入电阻ZB是个非常小的值，但又绝对不能认为是零；它的开环增益Gout不再是非常大，而是约等于1；它的跨阻Z可以认为是无穷大。

因此，CFA的跟随电路的电路模型如下：

解出Aβ等于：

它的闭环增益是：

当没有反馈电阻ZF的时候，A约等于1，ZF趋近于0，Aβ趋近于无穷，增益趋近于0，和想要的跟随电路完全不一样，也就是网上常说的“CFA不加反馈电阻就没信号”。（没找到这句话，忘记是在哪里看到的了，只能看下CFA手册上对反馈电阻的介绍）

因此，要增加一个反馈电阻，电路就会正常工作了。

PS：上面推导计算有技巧，只能从Aβ进行计算推导，因为CFA的计算前提是反相输入电阻ZB是个非常小的值；它的跨阻Z可以认为是无穷大，所以，要在求极限是找到一个单一变量，如果按照最终表达进行求极限，一个函数，三个变量（ZF趋近于0，ZB趋近于0，Z趋近于无穷），没法玩，如下图。

08

运放十坑之失效的AD620

在我读大学的年代，仪用放大器绝对是一个高X格的词语，在那个还常见三运放搭差分运放的年代，仪放是超高共模抑制比、高温度稳定性的代名词，正相反相两个电压差一减，就得到了结果，这绝对是一个采集EEG信号的好东西啊。

由于EEG信号幅度很小，加上前级放大，也不过1V左右，因此，屡试不爽也没什么问题。后来要做一个工业现场信号检测，就不正常了。还是先看图吧：

采集4-20mA电流，得到1V-5V电压差，放大2倍后进入后级ADC。为了防止电阻功耗过高，R128，R129，R130三个电阻采用了并联取值的方式，最终取到了250Ω这个值。

分析一下，正相输入端2V-10V，符合器件输入范围（VCC-1.4V），反相输入端1V-5V，我加了负电，那更是符合了；然后看放大倍数2倍，Vmax=10V，也符合器件输出范围（VCC-1.4V）；电源、放大倍数、去耦等等都没有问题。这是一个显得没有任何错误的原理图，但是实际上，它会在高输入电压值时发生错误。

看下仪放的内部原理，就明白了（这里选一个手上有的资料，非AD620的内部原理，其实仪放原理都差不多）

正相输入电压和反相输入电压体现在仪放内部的R2处，而真正进行输出的电压，是由V1out和V2out体现的，换一句话说，最终增加的电压值平分为两份，一份由V1out提供，它会比V1高，另外一份由V2out提供，它会比V2低。

再看原理图，在20mA的时候，Vin+达到了10V，Vin-是5V，放大2倍，在仪放内部需要将Vin+放大到12.5V。这已经超过了仪放供电电压，因此，是绝对不可能正常工作的。

09

运放十坑之ADC的采样时间被运放拖累

ADC采集信号，信号稳定的时候，很准确；信号变化的时候，数据不稳定。当然了，ADC有采样时间，软件工程师也知道，他采了10次，只取后5次，但是数据还是有不稳定的状态。让硬件来看电路，硬件工程师说，电路当然没有问题了，全是从别人那里扣来的，怎么在我这就有问题了？

先看ADC的指标Tcycmin=500ns和Tacqmin=80ns，这是颗SAR型ADC，速度能上Mbps，还算挺快的。所以，它连续采样10次，所用时间也才10μs左右。

而运放从信号输入到输出，并不是一个无延时的过程，而是一个有延时还带震荡的过程，同时，这个过程的时间还会因为后级线路的PCB设计而增大。如下图：

看一下运放的指标，当4V时，达到0.01%，时间为5.1μs，此时带来的波动误差是0.4mV，而在4V范围内，一个16位ADC的1LSB为0.06mV。误差可以吃掉6,7个码字，如果再加上分布电容和走线电阻，这个时间会进一步增加，使得后级稳定时间增长，从而导致误差变得更加的大。

后来，软件工程师调低了采样率，增加了采集时间，问题得以解决。

10

运放十坑之被遗忘的功耗

做过一款板卡，功耗要求很严格，因此，设计完成后，就画了电源树，计算了每个器件的功耗，没有超，然后投版，调试，一上电，功耗超标。

后面一检查，发现是运放功耗计算的时候出现了问题，下图这样的运放电路用了5个。

由于是直流驱动，在计算的时候，只考虑了运放本身的静态功耗，PD=15V x 4.2mA =63mW，按照最大静态功耗来考虑，功耗余量还绰绰有余。

实际上，忽略了一个重要的功率消耗点：运放供电电压15V到输出电压（1V-4.5V）之间的电压差，全部在运放里面消耗了，按照最大压差计算，一个电路就消耗140mW。这种耗散功率，以前从来没有考虑过，所以，全部都选择性的忽略了，当遇到功耗要求紧张的需求时，问题就暴露出来了。

后面改版的时候，选择了低电压给运放供电，减少了耗散功耗，满足了指标要求。

专注电子工程技术

EDA365（http://www.eda365.com/）平台成立于2006年，中国最大的互连设计专业论坛。整合电子产品开发所需用的设计工具、实际设计知识，以及丰富的工程技术设计和测试案例实践等诸多方面经验，为工程师提供设计培训演练、解疑答惑、就业实习、升级求职以及设计外包等专业服务。专注电子工程师能力提升和价值体现，是最具人气的电子工程师互动社区。

相关问答

电巢APP还依托于其前身EDA365电子论坛,免费向全国工程师提供沉淀了近二十年的各类电子硬件学习资源及资料,上百万的技术干货帖子也随用户查阅。通过线上直播,...

主要用来负责机器的启动和系统中重要硬件的控制和驱动,并为高层软件提供基层调用。BIOSROM芯片不但可以在主板上看到而且BIOS管理功能如何在很大程度上决定了...

要查看电脑硬件是否兼容,可以采取以下步骤:1.确定电脑的型号和规格,包括处理器、内存、主板、显卡、硬盘等。2.查找硬件的兼容性列表,可以在硬件厂商的官...

构成计算机的硬件系统通常有“五大件”组成:输入设备、输出设备、存储器、运算器和控制器。1、输入设备:将数据、程序、文字符号、图象、声音等信息输送到计算...

首先这个问题问的太大了,计算机故障的范畴可太大了,答主准备先列举一些问题的分类,然后再罗列一些常见问题,希望你能帮助到你:一、硬件问题1:cpu高温引...(4...

首先,软件测试是属于IT行业,而从目前的行业排名及前景看,IT行业平均薪资仅次于金融行业,并且其前景较好,就业市场广阔,所以如果你选择软件测试的话,与其他...

[最佳回答]昨天下班也是这个情况,维修助力转向,熄火后等个几分钟再发动又好了,第二次了,第一次也是熄火放会就好了,不知道撒情况,好怕在路上居然这样昨天下班...

一个嵌入式系统装置一般都由嵌入式计算机系统和执行装置组成,嵌入式计算机系统是整个嵌入式系统的核心,由硬件层、中间层、系统软件层和应用软件层组成。执行装...

哈喽,今天小编就给大家讲讲怎么学会Excel。今天小编给大家带来的是一套Excel学习的最佳方式-表格之道(专业版)课程资料,助大家都能轻松学好Excel。课程简介:...

明基PD3206U显示器评测:软硬件协同的4K专业设计师显示器评论14热门问题苹果...首页资讯查报价排行榜问答论坛应用违法和不良信息举报电话:010-642181...